HDI layout需要豐富的經(jīng)驗(yàn)和扎實(shí)的理論基礎(chǔ)支持，還要多踩幾個(gè)坑，多做幾個(gè)仿真加深對(duì)走線的理解，才能形成閉環(huán)的走線設(shè)計(jì)。

  今天深聯(lián)電路給大家介紹一個(gè)跟GND走線相關(guān)的案例，在手機(jī)領(lǐng)域會(huì)影響相機(jī)畫質(zhì)、在醫(yī)療領(lǐng)域會(huì)影響生物電信號(hào)采集信噪比，如果不理解背后的原理，只會(huì)復(fù)制原理圖或HDI的話，往往達(dá)不到電路的最佳性能。

地線在HDI走線中，通常有三種作用：

● 回流

● 控制阻抗

● 屏蔽

  本文介紹的案例跟回流相關(guān)，地線上的電壓波動(dòng)會(huì)影響到對(duì)噪聲敏感的模擬電路。
  上圖是一種地線走線示意圖，數(shù)字電路和模擬電路的GND最終都要匯聚一起和電池的地連接。也就是說，數(shù)字電流Id和模擬電流Ia最終都要匯集在一起，那么這兩路電流Id和Ia就用公用地線部分，如上圖括號(hào)內(nèi)所示。
  一般而言，數(shù)字電流Id的波動(dòng)是比較大的，而模擬電流Ia的波動(dòng)略小。數(shù)字電Id的波動(dòng)在共用地線部分會(huì)引起電壓波動(dòng)，這個(gè)波動(dòng)就會(huì)被模擬電路感應(yīng)到，進(jìn)而引起信號(hào)質(zhì)量下降，比如共用地部分的電阻是20 mΩ，而數(shù)字電流Id波動(dòng)是1A，那么引起的電壓波動(dòng)△V就是0.02*1=0.02V。這個(gè)20mV被模擬電路的放大器感應(yīng)到，將會(huì)以噪聲形式出現(xiàn)，這就是地線阻抗大的后果。
  緩解的方法是減小地線的電阻，縮短模擬電路和數(shù)字電路共用地線，把模擬電路和數(shù)字電路通過磁珠隔離進(jìn)一步壓制干擾。假如數(shù)字電路電流波動(dòng)不變，依然是1A，共用的地的電阻降低到2 mΩ。此時(shí)，數(shù)字電路在共地部分引起的電壓波動(dòng)只有0.002*1=0.002V，比上面的20mV小了很多；同時(shí)有磁珠的存在還會(huì)進(jìn)一步壓制這個(gè)噪聲，提高模擬電路的信噪比或者是共模抑制比。
直觀點(diǎn)說就是，不管你數(shù)字電路的地/電源怎么跳動(dòng)，都影響不到我模擬電路的地/電源。

正是基于上面的介紹，所以一般電路板都會(huì)進(jìn)行大面積的鋪銅（大面積鋪地平面，減小阻抗，增加回流能力），減少地的電阻。上面介紹的是地線的處理，對(duì)于模擬電路和數(shù)字電路共用電源的處理也是類似的方法（不過通常而言，不建議模擬電路和數(shù)字電路共用電源）。
所以，有的人就不建議在地平面上打大量的其他電氣屬性的孔，或者是走線，這就是通常所說的支離破碎的地。這樣容易增加地線的電阻（或阻抗），甚至是有隱藏的電阻瓶頸存在被工程師忽略而引起嚴(yán)重的問題。
比如下圖高亮的紅色銅皮，兩塊白色方框內(nèi)的銅皮看起來很大，其實(shí)他們的連接僅僅只有綠色部分窄窄的一條，這里就是阻抗瓶頸。
上面提到的僅僅只是直流電壓波動(dòng)，對(duì)于高頻數(shù)字電路而言，電流的波動(dòng)更復(fù)雜，含有非常豐富的電壓或電流諧波，此時(shí)就要考慮頻率這個(gè)參數(shù)了。

圍繞頻率這個(gè)參數(shù)，就要考慮地線的寄生電容或寄生電感等參數(shù)，這在高端CPU中就格外重要，HDI走線要求更嚴(yán)格，這就是電源的PDN設(shè)計(jì)。