當(dāng)前位置：首頁(yè)? 技術(shù)支持 ? “電路板 Layout工程師”拍了拍你：分享一些Allegro使用技巧

“電路板 Layout工程師”拍了拍你：分享一些Allegro使用技巧

文章來(lái)源：作者：梁波靜查看手機(jī)網(wǎng)址

掃一掃！

掃一掃!

人氣：5048發(fā)布日期：2020-07-06 10:15【大中小】

“工欲善其事，必先利其器”，熟練使用Allegro軟件對(duì)電路板 Layout工程師來(lái)說(shuō)是至關(guān)重要的。本文和大家分享10條非常實(shí)用的Allegro實(shí)操技巧，希望對(duì)大家的工作有所幫助。

01 修改Pin腳網(wǎng)絡(luò)
set up --user preference Editor

Logic--net logic

Option處選擇網(wǎng)絡(luò)，然后find處選擇Pins，之后點(diǎn)擊要修改網(wǎng)絡(luò)的Pin即可將原來(lái)的網(wǎng)絡(luò)修改為所選擇的網(wǎng)絡(luò)。

02 如何加入不同的via？

1) 用Allegro Utilities->Pad stack工具制作

2) Setup-->constraints...-->Physical (lines/vias)rule set中的Set values...按鈕Name欄輸入via名Add之即可(注意頂上Constraint Set Name和Subclass)

03 如何讓Allegro顯示實(shí)心焊盤？

Setup-->Drawing Options... Display: Filled pads and Display drill holes

04 如何只顯示一部分飛線？

在實(shí)際Layout中常常希望只顯示出一部分Net的飛線，可以通過(guò)Display-->Show Rats，看清它們的相對(duì)位置，方便布線。

05 allegro軟件的絕對(duì)傳輸延遲怎么設(shè)置？
第一步，打開規(guī)則管理器，執(zhí)行菜單命令Setup-Constraints，在下拉菜單中選擇Constraint Manager，如圖5-90所示，進(jìn)入到規(guī)則管理器中；

圖5-90 規(guī)則管理器示意圖

第二步，進(jìn)入規(guī)則管理器以后，在CM左側(cè)的目錄欄中選擇Net，在Routing中選擇Total Etch Length，如圖5-91所示，設(shè)置信號(hào)的線的總長(zhǎng)度；

圖5-91 設(shè)置絕對(duì)長(zhǎng)度示意圖

第三步，進(jìn)入到右邊欄，對(duì)需要做等長(zhǎng)的信號(hào)線，創(chuàng)建好Bus，在Total Etch Length中輸入最小值、最大值即可，如圖5-92所示，每一組的信號(hào)線都會(huì)跟這個(gè)對(duì)比產(chǎn)生相對(duì)應(yīng)的誤差，按這個(gè)誤差做等長(zhǎng)即可；

圖5-92 設(shè)置絕對(duì)長(zhǎng)度最大值最小值示意圖

第四步，回到PCB界面，如果需要做等長(zhǎng)的信號(hào)線沒有滿足最小值或者最大值的要求，都會(huì)報(bào)相對(duì)應(yīng)的DRC錯(cuò)誤，用于提醒工程師做等長(zhǎng)設(shè)計(jì)。

06 如何實(shí)現(xiàn)器件移動(dòng)時(shí)，走線不斷開？

1、首先點(diǎn)擊左上角placementedit 模式按鈕

2、在右邊的find中將symbols勾選

3、隨后點(diǎn)擊move按鈕

4、在右側(cè)options中勾選slide etch(平滑電氣連接)

07 銅皮不能自動(dòng)更新

銅皮屬性是dynamic copper，但是修改的過(guò)程中他不會(huì)自動(dòng)更新。可以選擇shape--global dynamic shape parameters（這邊改動(dòng)之后所有銅皮都會(huì)修改為相應(yīng)的設(shè)置）將dynamic fill設(shè)置為smooth即可。

08 修改Shape屬性的outline

首先關(guān)閉其他東西，直留一個(gè)outline。

然后shape--decompose shape，在option那邊選擇board geometry --outline。

最后框選住整個(gè)outline就會(huì)變成board geometry屬性的outline了。

09 調(diào)整差分線

調(diào)整差分線的時(shí)候，即用連線命令在差分線拐角位置開始走線，外圍的那根線會(huì)有走不出來(lái)的情況。這是因?yàn)楣战峭鈬哪莻€(gè)點(diǎn)內(nèi)圍沒有與他平行的點(diǎn)，但是內(nèi)圍的線在外圍有對(duì)應(yīng)的平行點(diǎn)，所以內(nèi)圍那根線可以走出線。

除此之外，option那邊的bubble必須設(shè)置為off。不然也是不行的。